후면전력공급 (BSPDN)란 무엇인가요?
후면전력공급 (BSPDN) 기술은 전력 공급 라인을 반도체 웨이퍼의 뒷면에 배치함으로써, 회로와 전력 공급 영역을 분리하여 전력 효율을 극대화하고 반도체 성능을 향상시키는 새로운 반도체 공정 기술입니다. 전통적으로 전력 공급 라인은 처리 편의성을 위해 웨이퍼의 전면, 즉 회로가 그려지는 면에 위치해 왔습니다. 그러나 회로가 더욱 미세하게 인쇄됨에 따라, 같은 표면에 회로와 전력 라인을 모두 새기는 것이 점점 더 어려워졌습니다. 회로 간의 간격이 줄어들면서 상호 간섭이 발생하여 제조 및 설계 복잡성이 증가했습니다.
후면전력공급 (BSPDN) 기술의 장점은 무엇인가요?
이 기술은 전력 라인을 웨이퍼의 뒷면에 배치함으로써 회로와 전력 공급 영역을 분리하여 전력 효율을 극대화하고 반도체 성능을 향상시킬 수 있습니다. 이는 전체 칩 영역을 줄이는 데에도 효과적이며, 특히 모바일 애플리케이션 프로세서(AP)의 제조에서 칩 크기의 소형화에 기여할 것으로 기대됩니다.
후면전력공급 (BSPDN)는 전통적인 전력 공급 방식의 한계를 극복하고, 반도체의 미세화가 진행됨에 따라 점점 더 중요해지는 전력 효율과 성능 향상에 중요한 역할을 할 수 있습니다. 삼성전자는 이 기술을 개발 초기 단계에서 이미 목표 지표를 초과하여 달성했으며, 이를 통해 칩 영역을 10% 및 19% 각각 줄이는 데 성공했고, 칩 성능 및 주파수 효율을 단일 자릿수 퍼센트로 향상시켰습니다.
이 기술의 상업화는 당초 2027년경으로 예정되어 있었으나, 삼성전자의 이러한 성과로 인해 기술 도입이 더욱 앞당겨질 것으로 예상됩니다. 인텔은 이미 이 기술을 자사의 2nm급 20A 공정에서 올해 내에 대량 생산할 계획이며, TSMC도 2nm 이하 공정에서 이 기술을 적용할 계획입니다.
후면전력공급 (BSPDN) 기술 구현 방법
후면전력공급 (BSPDN)의 구현은 앞면 처리가 완료된 후 실리콘 웨이퍼를 얇게 만들고, 실리콘을 통과하는 비아(TSV)나 다른 연결 기술을 생성하여 앞면 회로를 뒷면 전력 전달 네트워크에 연결하는 것을 포함합니다. 이는 웨이퍼의 구조적 무결성을 유지하면서 전체 칩에 효율적인 전력 분배를 가능하게 하는 정밀한 엔지니어링을 요구합니다.
후면전력공급 (BSPDN)의 핵심 측면 중 하나는 백사이드 전력 전달 네트워크의 설계입니다. 이 네트워크는 칩의 전류 요구 사항을 처리할 수 있을 만큼 충분히 강력해야 하며, 중요한 전압 강하나 핫스팟 없이 전력을 칩 전체에 고르게 분배할 수 있는 금속 선의 그리드를 포함합니다. 이는 TSV나 유사한 구조를 통해 앞면에 연결됩니다.
업체별 후면전력공급 (BSPDN) 기술 도입 로드맵
인텔
인텔은 자사의 후면전력공급 기술을 파워비아(Powervia) 명명하여, 2024년 상반기에 인텔 20A 제조공정 노드에서 도입할 것이라고 합니다. 이는 삼성보다 1년 TSMC보다는 2년 빠른 도입입니다. 인텔은 “PowerVia는 우리의 공격적인 ‘4년 안에 5개 노드’ 전략과 2030년에 패키지 내 트랜지스터 1조 개 달성을 위한 길에서 중요한 이정표”라고 언급했습니다.
삼성전자
삼성전자는 후면전력공급 기술로 칩 면적을 각각 10%, 19% 줄이고, 칩 성능과 주파수 효율을 한자릿수 수준으로 향상시켰습니다.
후면전력공급은 전력선을 웨이퍼 뒷면에 배치하여 회로와 전력 공급 공간을 분리하고, 전력 효율과 반도체 성능을 높이는 새로운 반도체 공정입니다.
이 기술은 특히 모바일 애플리케이션프로세서(AP) 생산에서 칩 사이즈 소형화에 기여할 것으로 보입니다.
삼성전자는 당초 예정된 상용화 시점을 앞당길 수 있으며, 1.7나노 공정 대신 이르면 2025년 2나노 공정 양산에 후면전력공급 기술을 도입할 것으로 관측됩니다.
삼성전자 파운드리포럼 2024에서 밝힌 내용.
삼성전자가 인공지능(AI) 반도체 생산을 위한 새로운 파운드리 공정 기술을 발표했습니다. 삼성전자는 이번 기술 혁신을 통해 파운드리, 메모리, 어드밴스드 패키지 사업부가 협력하는 ‘턴키(일괄 수주) 서비스’를 강화할 계획입니다. 이를 위해 6월 12일 미국 실리콘밸리에서 열린 ‘삼성 파운드리 포럼 2024’에서 AI 시대를 선도할 기술 전략을 공개했죠. 삼성전자는 2027년 1.4㎚(나노미터·10억분의 1m) 공정 양산을 목표로 하고 있으며, 기존 공정의 소비전력과 성능을 개선하는 새로운 공정을 도입할 예정입니다.
최시영 삼성전자 파운드리사업부 사장은 “AI 시대에서 가장 중요한 것은 고성능·저전력 반도체”라며, AI 반도체에 최적화된 GAA(게이트 올 어라운드) 공정 기술과 낮은 전력 소비로도 고속 데이터 처리가 가능한 광학 소자 기술을 강조했습니다. 삼성전자는 2027년까지 2㎚ 공정에 후면전력공급(BSPDN) 기술을 도입해 전력과 신호 라인의 병목 현상을 해결할 계획입니다. 또한, 2025년에는 4㎚ 공정에 ‘광학적 축소’ 기술을 적용해 성능을 향상시킬 예정입니다. 이 기술들은 삼성전자가 AI 반도체 시장에서 경쟁력을 확보하고 고객의 다양한 요구를 충족시키는 데 중요한 역할을 할 것입니다.
후면전력공급(BSPDN) 기술이 특별한 이유는 전류 배선층을 웨이퍼 후면에 배치하여 전력과 신호 라인의 병목 현상을 개선하기 때문입니다. 이를 통해 전압강하 현상을 줄이고, 고성능 컴퓨팅 설계 성능을 크게 향상시킬 수 있습니다. 또한, 공정의 주요 지표인 소비전력, 성능, 면적을 모두 개선할 수 있어, 초미세화 공정을 구현할 수 있는 ‘게임 체인저’ 기술로 평가받고 있습니다. 삼성전자는 이 기술 도입을 통해 3㎚ 이하의 최첨단 공정에서도 경쟁 우위를 확보할 계획입니다.
TSMC
TSMC는 2026년에 나노시트 GAA 트랜지스터에 백사이드 전력 레일을 추가하는 N2P 제조 기술을 도입할 계획입니다.
백사이드 전력 전달은 전력 레일을 칩의 뒷면으로 이동시켜 I/O 및 전력 배선을 분리하고, 후면부에서의 높은 비아(Via) 저항 문제를 해결함으로써 트랜지스터 성능을 향상시키고 전력 소비를 줄입니다.
이 혁신은 칩 전력 전달 회로의 저항 문제에 대처하고 PDN과 데이터 연결의 분리를 통해 면적을 줄이는 데 도움이 될 것으로 기대되며, N2 대비 트랜지스터 밀도를 더욱 증가시킬 것입니다
현재 TSMC는 N2P의 성능, 전력, 면적(PPA) 이점에 대한 구체적인 정보를 공개하지 않았으나, 백사이드 전력 레일은 전력 개선과 트랜지스터 밀도 개선을 가져올 것으로 예상됩니다.
TSMC는 N2P가 2026년에 생산 준비를 마칠 예정이며, 첫 N2P 기반 칩은 2027년에 출시될 것으로 예상됩니다. 이는 인텔의 후면전력공급 기술에 비해 약 2년 뒤처진 것으로 보입니다.
결론
반도체 후면전력공급 기술은 전력 소모와 칩 면적 축소에 강점이 있어 모바일 AP 생산에 특화된 공정이 될 것으로 기대됩니다. 인텔이 이 공정을 활용하여 어떤 칩셋을 양산할지에 대한 로드맵을 밝힌 적이 없기 때문에, 오히려 후면전력공급 기술을 탑재한 모바일 프로세서는 삼성의 엑시노스 2500이나 퀄컴의 스냅드래곤 Gen 5가 될 전망입니다.
TSMC는 신기술 도입과 관련하여 보수적인 태도를 보이는 경향이 있습니다. 후면전력공급 기술이 적용된 애플의 AP는 iPhone 18~19에서나 도입될 것으로 예상됩니다. 따라서, 후면전력공급 기술이 큰 폭의 성능 개선을 가져올 경우, 삼성은 모바일 AP 파운드리 시장에서 새로운 이정표를 세울 수 있을 것으로 보입니다.
그러나 아직 후면전력공급 기술이 어느 정도의 이점을 가지고 있으며, 양산 가능한 수준인지에 대한 정확한 정보는 없습니다. 특히 인텔과 삼성의 경우, 기술 개발 완료를 선언하고도 고객을 유치하지 못한 경험이 있기 때문에, 꾸준히 후면전력공급 기술의 개발 진행 상황을 주시할 생각입니다.