EMIB-T 패키징: Intel, TSMC, Kinsus와 Samsung Foundry의 CoWoS 대응

발행일: 2026년 8월 3일 | Category: Technology | Primary keyword: EMIB-T 패키징

Summary

EMIB-T는 Intel의 차세대 embedded bridge 패키징입니다. 기존 EMIB에 TSV를 더해 전력과 신호가 bridge를 우회하지 않고 통과할 수 있게 만든 점이 핵심입니다.
TSMC가 Kinsus와 추진하는 것으로 보도된 EMIB-like 패키징은 CoWoS 병목과 비용 부담에 대응하기 위한 전략적 선택입니다.
이 기술은 단순한 저가형 CoWoS 대체재가 아닙니다. HBM4, UCIe, AI ASIC, 대형 chiplet 패키지에서 별도의 architecture 선택지가 될 수 있습니다.

(Advertisement)

Table of Contents

Introduction: EMIB-T가 갑자기 중요해진 이유입니다

첨단 패키징은 더 이상 반도체 공정의 마지막 조립 단계가 아닙니다. AI 반도체에서는 패키징이 제품 성능과 공급량을 결정하는 핵심 병목입니다. 이유는 분명합니다. 최신 AI 칩은 하나의 큰 die가 아니라 logic tile, HBM stack, I/O die, power structure, networking element가 한 package 안에서 결합된 system입니다. 이 조각들을 빠르고 안정적으로 연결하지 못하면, 아무리 좋은 transistor를 만들어도 제품은 나오지 않습니다.

EMIB-T는 바로 이 지점에서 의미가 있습니다. Intel의 기존 EMIB는 organic substrate 안에 작은 silicon bridge를 심어 필요한 die edge끼리만 고밀도로 연결하는 기술입니다. 전체 package 아래에 큰 silicon interposer를 깔지 않아도 logic-to-logic, logic-to-HBM 연결을 만들 수 있습니다. EMIB-T는 여기에 TSV를 추가합니다. 전력과 신호가 bridge 주변으로 돌아가는 것이 아니라 bridge 안을 통과할 수 있다는 뜻입니다.

TSMC가 Kinsus와 EMIB-like 기술을 개발하고 있다는 보도도 같은 맥락에서 봐야 합니다. CoWoS는 여전히 Nvidia급 AI accelerator의 핵심 패키징입니다. 그러나 CoWoS는 비싸고, capacity가 부족하고, 모든 제품에 최적은 아닙니다. Google TPU, Broadcom 관련 ASIC, Meta의 자체 silicon, networking processor처럼 다양한 chiplet 구성을 가진 고객은 더 많은 선택지를 원합니다. TSMC가 이 영역을 Intel에 맡겨둘 이유는 없습니다.

Intel Newsroom이 사용한 첨단 패키징 생산 이미지. 자료: Intel.

EMIB-T는 무엇입니까

전통적인 2.5D 패키징에서는 chiplet들이 큰 silicon interposer 위에 올라갑니다. 이 interposer는 매우 촘촘한 배선을 제공하고, logic die와 HBM을 넓은 bandwidth로 연결합니다. CoWoS-S가 대표적인 방식입니다. 성능은 좋지만 큰 silicon을 많이 써야 합니다. AI 패키지가 커질수록 비용, 공급량, warpage, reticle limit 문제가 커집니다.

EMIB는 다른 길을 택합니다. 전체 package에 silicon sheet를 까는 대신, 필요한 연결 부위에만 작은 silicon bridge를 넣습니다. Intel은 이를 logic-to-logic 및 logic-to-HBM 연결을 위한 cost-effective 방식으로 설명합니다. 중요한 data traffic이 흐르는 die edge 사이에만 고밀도 bridge를 두고, 나머지는 advanced organic substrate를 활용합니다.

EMIB-T의 변화는 TSV입니다. TSV는 silicon을 수직으로 관통하는 통로입니다. 이를 bridge 안에 넣으면 power delivery path가 짧아지고, HBM4와 HBM4e처럼 전력 요구가 큰 memory stack에 더 직접적으로 전력을 공급할 수 있습니다. 신호 routing에도 여유가 생깁니다. 그래서 EMIB-T는 단순히 빠른 bridge가 아니라 power와 signal을 함께 다루는 구조입니다.

왜 2026년에 이 기술이 부각됐습니까

첫째, AI accelerator package가 너무 커졌습니다. Intel Newsroom은 New Mexico advanced packaging 시설이 현재 industry reticle standard의 8배 수준 package를 만들 수 있고, 2028년에는 12배 이상으로 확장할 수 있다고 설명했습니다. Tom’s Hardware는 120mm x 180mm 수준의 package, 30개가 넘는 bridge, 12개가 넘는 reticle-sized die가 들어가는 설계를 언급했습니다. 이제 AI 칩은 사실상 package 안의 system board에 가깝습니다.

둘째, HBM4가 power delivery 문제를 키웠습니다. HBM bandwidth는 올라가지만 그만큼 전류 공급과 전압 안정성도 어려워집니다. IEEE의 EMIB-T 초록은 AI/ML workload가 hyper large form factor data center GPU와 CPU를 요구하며, EMIB-T가 package bottom에서 HBM die로 직접 전력을 전달하는 cost-effective, high-yielding 대안이 될 수 있다고 설명합니다.

셋째, CoWoS capacity가 구조적으로 부족합니다. TrendForce와 TechPowerUp은 TSMC가 Kinsus와 EMIB-like 기술을 개발하는 배경에 CoWoS 병목과 Intel EMIB로의 고객 이동 우려가 있다고 보도했습니다. 이 보도는 TSMC가 CoWoS를 버린다는 뜻이 아닙니다. 오히려 CoWoS를 보완하는 더 넓은 메뉴를 만들겠다는 뜻으로 보는 것이 맞습니다.

CoWoS와 bridge 기반 패키징의 차이입니다

CoWoS와 EMIB-T의 차이를 “프리미엄 제품과 저가 제품”으로만 나누면 틀립니다. CoWoS는 interposer 중심 platform입니다. CoWoS-S는 TSV가 들어간 silicon interposer를 사용해 매우 높은 routing density를 제공합니다. CoWoS-L은 RDL 구조와 localized silicon interconnect를 결합하고, CoWoS-R은 organic copper/polymer RDL interposer 성격이 더 강합니다. TSMC도 이미 하나의 package architecture로 모든 AI 제품을 처리할 수 없다는 점을 알고 있습니다.

EMIB는 local bridge 중심입니다. 고밀도 연결이 필요한 곳이 die edge 주변에 집중되어 있다면 전체 interposer보다 bridge가 더 효율적입니다. 반대로 package 전체에 균일한 초고밀도 배선이 필요하다면 CoWoS-S 같은 full interposer가 더 나을 수 있습니다. 따라서 어느 기술이 무조건 위라는 식의 결론은 의미가 없습니다. geometry와 power delivery, yield, cost가 답을 정합니다.

EMIB-T는 이 trade-off를 더 흥미롭게 만듭니다. TSV가 들어가면서 bridge가 단순 data link를 넘어 power delivery network의 일부가 됩니다. 그래서 일부 AI ASIC에서는 “더 싼 CoWoS”가 아니라 “더 알맞은 architecture”가 될 수 있습니다.

TSMC와 Kinsus의 조합이 중요한 이유입니다

Kinsus는 foundry가 아닙니다. 그러나 substrate에서는 중요한 player입니다. Kinsus는 Flip Chip BGA가 microprocessor, graphics processor, ASIC, FPGA처럼 pin count가 높은 chip에 적합하다고 설명합니다. wire bonding으로는 수천 개 I/O를 cost와 performance 측면에서 감당하기 어렵기 때문입니다. EMIB-like 패키징은 바로 이런 substrate 역량 위에서 움직입니다.

TSMC가 Kinsus와 bridge 기반 package를 추진한다면 목적은 명확합니다. 고객을 TSMC 생태계 안에 붙잡아 두는 것입니다. CoWoS가 부족하거나 너무 비싸거나 특정 chiplet layout에 맞지 않을 때, 고객이 Intel EMIB로 이동하지 않도록 대안을 제공하는 것입니다. TSMC 입장에서는 wafer를 잘 만들어도 packaging capacity가 없으면 고객 제품이 출하되지 않습니다. 따라서 package 선택지는 front-end wafer 사업을 지키는 방어선이기도 합니다.

특히 custom ASIC 고객에게 이 의미가 큽니다. Google TPU, Broadcom이 설계하는 AI ASIC, Meta 자체 silicon, networking ASIC은 모두 Nvidia flagship GPU와 같은 package를 필요로 하지 않습니다. 충분한 HBM bandwidth, 낮은 cost, 빠른 capacity 확보가 더 중요할 수 있습니다. Kinsus가 여기에 들어가면 substrate supply chain이 새로운 가치 층으로 올라옵니다.

Kinsus FCBGA 제품 이미지. 자료: Kinsus Interconnect Technology.

Samsung Foundry의 대응: EMIB라는 이름보다 Cube 전략입니다

Samsung Foundry도 이 논의에 넣어야 합니다. Samsung은 EMIB-T라는 이름의 제품을 전면에 내세우고 있지는 않습니다. Intel의 명칭을 그대로 따라가는 전략도 아닙니다. 대신 2.5D, 2.3D, 3D 패키징 선택지를 넓히고, 이를 memory, foundry, test 역량과 묶는 방향으로 움직이고 있습니다.

핵심은 Samsung의 Advanced Heterogeneous Integration portfolio입니다. Samsung은 2.5D Cube-S, 2.3D Cube-E, 2.3D Cube-R, 3D Cube-T, 3D Cube-H를 제시합니다. Cube-S는 전통적인 CoWoS형 silicon interposer에 가장 가깝습니다. logic chip과 HBM die를 silicon interposer 위에 수평으로 올려 high-bandwidth, low-latency data path를 만드는 구조입니다. Samsung은 3.3x silicon interposer, advanced logic, 최대 8개 HBM module을 통합한 2.5D package가 fully qualified 상태이며 production 가능하다고 설명합니다. 더 큰 version은 8개를 넘는 HBM module도 지원합니다.

EMIB-like 패키징과 직접 비교할 만한 것은 2.3D Cube-E입니다. Samsung은 Cube-E를 fine-patterned silicon bridge, TSV-less RDL interposer, FO-PLP 기반 large-area interposer의 장점을 결합한 silicon-embedded structure라고 설명합니다. 이 표현이 중요합니다. Samsung도 필요한 곳에만 silicon bridge 성격의 구조를 쓰고, 나머지는 RDL과 fan-out 구조로 비용과 면적을 조절하려는 방향을 보고 있다는 뜻입니다.

Cube-R은 organic RDL interposer architecture에 더 가깝고, Cube-T와 Cube-H는 TSV 및 hybrid Cu-Cu connection을 활용한 vertical logic stacking입니다. 결국 Samsung의 대응은 단일 CoWoS 복제품이 아닙니다. bandwidth가 가장 중요한 HBM 설계에는 silicon interposer, cost와 package size가 중요한 설계에는 embedded bridge/RDL, vertical density가 필요한 설계에는 3D stacking을 쓰는 계단식 menu입니다.

두 번째 대응은 turnkey service입니다. Samsung Foundry는 wafer fabrication, bump, package, test를 연결하는 end-to-end packaging service를 제시합니다. 여기에 memory-logic integration과 OSAT·PCB ecosystem 협력을 붙입니다. 이 점이 중요합니다. Samsung은 주요 foundry challenger 중에서 HBM과 DRAM을 직접 갖고 있는 회사입니다. 고객 logic die와 Samsung HBM을 하나의 controlled turnkey flow로 묶을 수 있다면, Intel이나 TSMC와 다른 제안을 할 수 있습니다.

투자 관점에서는 균형 있게 봐야 합니다. Samsung의 packaging 전략은 아직 TSMC CoWoS만큼 강한 시장 pull을 갖고 있지 않고, Intel EMIB-T처럼 명확한 bridge identity도 약합니다. 그러나 AI 고객에게 memory, logic, package를 함께 최적화할 수 있다는 점은 의미가 있습니다. HBM4 인증이 개선되고 Cube-E/R이 성숙하면, Samsung은 TSMC CoWoS 병목 밖에서 capacity를 찾는 AI ASIC 고객에게 더 진지한 대안이 될 수 있습니다.

누가 이 기술을 더 많이 쓰게 됩니까

가장 먼저 떠오르는 사용자는 AI accelerator와 custom ASIC 고객입니다. 대형 logic die, HBM stack, UCIe 기반 die-to-die interface를 결합하는 제품이 핵심 대상입니다. Intel 자체 제품, Intel Foundry 외부 고객, Google TPU류 accelerator, Broadcom 관련 ASIC, Meta AI silicon, high-end network processor가 모두 후보군입니다. 물론 이 제품들이 모두 EMIB-T를 쓴다는 뜻은 아닙니다. 다만 이 제품들의 문제가 EMIB-T가 풀려는 문제와 잘 맞습니다.

HBM4가 중요한 trigger입니다. HBM3E도 이미 packaging을 어렵게 만들었지만, HBM4는 bandwidth와 전력 요구를 더 키웁니다. EMIB-T가 voltage droop를 줄이고, current delivery를 개선하고, UCIe-A급 고속 link를 안정적으로 지원한다면 2027~2028년 AI package에서 매우 중요한 선택지가 됩니다.

두 번째 사용자는 CPU, FPGA, network switch, HPC processor입니다. Intel의 IEEE 초록은 EMIB가 FPGA, server CPU, GPU, data-centric HPC에 이미 활용돼 왔다고 설명합니다. 서로 다른 node에서 만든 chiplet을 하나의 package로 묶는 흐름은 AI accelerator에만 국한되지 않습니다.

EMIB-T의 역할은 세 가지입니다

첫 번째 역할은 capacity relief입니다. full silicon interposer가 필요 없는 제품이라면 bridge 기반 package가 가장 부족한 interposer capacity 부담을 낮출 수 있습니다. 이는 고객에게도 좋고 TSMC에도 좋습니다. packaging 병목 때문에 accelerator가 출하되지 않으면 wafer 매출도 결국 제약을 받기 때문입니다.

두 번째 역할은 cost control입니다. TechPowerUp은 설계에 따라 EMIB-T와 CoWoS의 가격 차이가 최대 50% 수준까지 벌어질 수 있다고 보도했습니다. 정확한 차이는 HBM 수, package size, yield, substrate, 고객 계약에 따라 달라집니다. 그러나 방향은 분명합니다. 큰 silicon interposer를 덜 쓰면 비용 부담이 낮아집니다.

세 번째 역할은 architecture입니다. 이 부분이 가장 중요합니다. Synopsys는 EMIB-T에서 TSV-enabled power delivery, dense MIM capacitor, high-speed protocol routing, dozens of bridge를 다루는 design flow를 강조했습니다. 이는 단순 원가 절감이 아니라 package-level system design입니다.

이것은 단순히 싼 CoWoS입니까

아닙니다. 다만 모든 경우에 CoWoS보다 낫다는 뜻도 아닙니다. CoWoS는 여전히 매우 강한 platform입니다. Nvidia의 high-end GPU와 대형 AI accelerator에서 CoWoS의 생산 이력과 ecosystem은 강력합니다. package 전체에 초고밀도 routing이 필요하다면 full interposer는 여전히 좋은 선택입니다.

EMIB-T가 더 큰 의미를 갖는 경우는 local, modular, power-sensitive design입니다. 중요한 traffic이 die edge 사이에 집중돼 있고, HBM 전력 공급이 까다롭고, 고객이 capacity flexibility를 원한다면 EMIB-T는 단순 저가형 대체재가 아닙니다. 오히려 더 정확한 architecture일 수 있습니다.

비유하면 CoWoS는 큰 고속도로입니다. EMIB-T는 traffic이 가장 많은 지점에 놓는 고밀도 bridge network입니다. 어떤 도시에는 고속도로가 필요하고, 어떤 도시에는 여러 개의 정교한 bridge가 더 효율적입니다.

ASE Technology에는 어떤 영향이 있습니까

ASE Technology를 단순한 피해자로 보면 안 됩니다. ASE는 이미 VIPack, 2.5D/3D IC packaging, FOCoS-Bridge를 보유하고 있습니다. ASE의 FOCoS-Bridge는 fan-out RDL layer 안에 silicon bridge를 넣어 GPU와 HBM 같은 chiplet을 연결하는 기술입니다. ASE는 이를 2.5D silicon interposer package의 alternative로 설명하며, 필요한 connection area에만 silicon을 사용해 cost를 낮추고 reticle size constraint를 줄인다고 밝히고 있습니다.

즉 ASE도 같은 방향을 알고 있습니다. 위험은 기술이 아니라 customer control입니다. TSMC가 Kinsus와 EMIB-like package를 내부 생태계로 끌어들이면, 일부 high-end AI packaging 물량은 OSAT로 나가지 않을 수 있습니다. Intel이 EMIB-T를 외부 고객 platform으로 만들면, packaging 결정권은 OSAT 구매팀보다 foundry platform team으로 이동할 수 있습니다.

반대로 기회도 있습니다. bridge 기반 package가 커질수록 ASE의 FOCoS-Bridge와 VIPack 방향은 더 검증됩니다. CoWoS capacity가 부족한 고객은 second source나 design-specific alternative를 찾게 됩니다. ASE는 AI, data center, server, networking 제품에서 bridge 기반 package의 qualified alternative가 될 수 있습니다. 문제는 ASE가 기술을 갖고 있느냐가 아니라, 고객 architecture 초기 단계에 얼마나 깊이 들어가느냐입니다.

투자 관점입니다

Intel에게 EMIB-T는 드문 강점입니다. Intel이 모든 front-end node에서 TSMC를 이겨야만 foundry value를 만들 수 있는 것은 아닙니다. AI ASIC packaging에서 의미 있는 고객을 확보하면 package에서 신뢰를 먼저 회복할 수 있습니다. Intel Foundry가 “wafer만 파는 회사”가 아니라 “system package를 함께 설계하는 회사”로 보일 수 있기 때문입니다.

TSMC에게 Kinsus와의 EMIB-like 보도는 방어적이지만 합리적입니다. CoWoS는 사라지지 않습니다. 그러나 CoWoS가 부족해서 고객이 Intel을 시험해 보고, 그 경험이 장기 관계로 이어지는 것은 TSMC에게 불편한 시나리오입니다. 더 넓은 packaging menu를 제공하는 것은 고객 이탈을 줄이는 방법입니다.

Kinsus와 high-end substrate 업체에는 package당 content 증가 기회가 있습니다. ASE에는 혼합적인 영향입니다. Foundry가 packaging control을 더 많이 가져가면 협상력이 낮아질 수 있습니다. 그러나 bridge architecture 확산은 ASE의 FOCoS-Bridge와 VIPack 수요를 키울 수도 있습니다.

Conclusion: wafer만 보던 시대가 끝나고 있습니다

EMIB-T가 중요한 이유는 AI hardware가 package-level limit에 부딪혔기 때문입니다. Reticle size, HBM power, interposer capacity, substrate warpage, UCIe routing, cost가 모두 package 안에서 만납니다. TSV가 들어간 localized silicon bridge는 이 문제에 대한 현실적인 답입니다.

TSMC와 Kinsus의 보도는 이 흐름을 확인해 줍니다. 시장은 하나의 premium technology와 하나의 cheaper substitute 중에서 고르는 것이 아닙니다. 여러 packaging architecture를 제품별로 조합하는 방향으로 가고 있습니다. CoWoS는 가장 demanding한 full-interposer 제품에서 계속 중요합니다. EMIB-T와 EMIB-like package는 local high-density link, HBM power delivery, supply flexibility가 더 중요한 제품에서 커질 수 있습니다.

투자자는 이제 wafer만 보면 안 됩니다. 다음 AI hardware cycle은 transistor density만큼 bridge placement, substrate capacity, thermal-compression bonding, OSAT와 foundry의 역할 배분에 의해 결정될 가능성이 큽니다. Intel, TSMC, Kinsus, ASE가 싸우는 곳은 바로 이 value layer입니다.

Sources

Post Views: 37